УДК 004.414.23

СИНТЕЗ ЭНЕРГОЭФФЕКТИВНЫХ СХЕМ ТРИГГЕРОВ НА ОСНОВЕ ПОСЛЕДОВАТЕЛЬНО-ПАРАЛЛЕЛЬНЫХ СТРУКТУР МОП-ТРАНЗИСТОРОВ

© 2020 г. А. А. Кулакова^{1, *}, Е. Б. Лукьяненко^{1, **}

¹Инжиниринговый центр приборостроения, радио- и микроэлектроники Южного федерального университета, ул. Шевченко, 2, г. Таганрог, Ростовская область, 347922 Россия

> *E-mail: anastasya.staryh@mail.ru **E-mail: luk 101010@mail.ru Поступила в редакцию 30.05.2019 г. После доработки 04.10.2019 г. Принята к публикации 10.10.2019 г.

Рассматривается проблема синтеза энергоэффективных электронных схем триггеров, основанного на применении массивов *p*- и *n*-канальных МОП-транзисторов, расположенных в верхней и нижней полуплоскостях схемы. Предложена методика синтеза D-, RS-, JK-триггеров на основе таблицы истинности, прямой и инвертированной карт минтермов, а также выражений, описывающих массивы транзисторов. Рассматриваются варианты схем с выходным инвертором и без него. Показано, что синтезированные схемы обладают высокими характеристиками и превосходят схемы на логических элементах по эффективности в 2–4 раза.

DOI: 10.31857/S0544126920020064

введение

В работах [1, 2] рассмотрена схемотехника КМОП-триггеров, реализованных на различных принципах. Однако важно использовать такую элементную базу, чтобы можно было применить к этим схемам известные программы проектирования БМК, ПЛИС.

Ниже предлагаются схемы различных триггеров, имеющие не только высокую энергоэффективность, но и совместимые с современным программным обеспечением.

D-ТРИГГЕР

Наиболее простой схемой D-триггера является триггер на мультиплексорах, выполненный на основе массива *p*- и *n*-канальных МОП-транзисторов, расположенных в верхней и нижней полуплоскостях [3].

Синтез таких схем производится на основе таблицы функционирования триггера (табл. 1).

В табл. 1 обозначено: Q – предыдущее состояние триггера, d – информационный сигнал, C – тактовый сигнал.

По таблице истинности составляются карты минтермов в прямом и инвертированном виде (рис. 1).

Из карт находятся выражения, описывающие массивы транзисторов [4].

$$Q_{[1]}^{n+1} = dC + Q\overline{C},$$
$$Q_{[0]}^{n+1} = d\overline{C} + QC.$$

По этим выражениям синтезируется схема одноступенчатого D-триггера [1, 4]. Добавив аналогичный триггер (с инверсией тактовых сигналов) в качестве второй ступени, получаем D-триггер с динамическим управлением (рис. 2).

Для измерения параметров схемы применена САПР Or CAD. Использовались модели КМОПтранзисторов BSIM4 [5] при 0.18 микронной технологии. Длительность такта выбрана равной 20 нс, напряжение питания — 3.3 В. Периметр и площадь областей стока и истока рассчитаны по методике, приведенной в [6].

Схема синтезированного D-триггера обладает следующими параметрами: $t_{3.p.} = 0.14$ нс; $P_{cp} = 0.026$ мBT; N = 22 шт.; L = 0.08 пДж · шт., где L - 0.08 пДж · шт.

Таблица 1. Функционирование триггера

С	Q^{n+1}
0	Q
1	d



Рис. 1. Карта минтермов D-триггера в прямом (*a*) и инвертированном (*б*) виде.



Рис. 2. Схема D-триггера с динамическим управлением.

энергоэффективность схемы, равная произведению задержки распространения ($t_{3.p.}$) на среднюю рассеиваемую мощность (P_{cp}) и на количество транзисторов (N) [4, 7]. Задержка распространения определялась как среднее значение при различных значениях выходного сигнала [8]. Средняя рассеиваемая мощность определялась путем усреднения (программно) мгновенной мощности в конце отрезка измерения [9].

Для организации сброса необходимо добавить по два МОП-транзистора в каждую ступень. Один транзистор (в верхней полуплоскости) сбрасывает триггер в логический ноль, а второй (в нижней полуплоскости) защищает схему от сквозного протекания тока (рис. 3).

Активный уровень сигнала сброса (Reset) – логический ноль. Такая схема имеет параметры: $t_{3.p.} = 0.18$ нс; $P_{cp} = 0.029$ мВт; N = 26 шт.; L = = 0.14 пДж · шт.

К недостаткам D-триггера на мультиплексорах можно отнести неодновременное появление прямого и инверсного выходных сигналов, что может привести к гонкам сигналов.

Для устранения этого недостатка можно использовать дополнительную выходную схему без инвертора. Синтез таких схем так же производится на основе карт минтермов. На основе инвертированной карты Карно (см. рис. 16) составляем уравнение формирователя нулей, находящегося в нижней полуплоскости.

$$\mathbf{Q}_{[0]}^{n+1} = \overline{\mathbf{C}}\overline{\mathbf{Q}} + \mathbf{C}\overline{\mathbf{D}}.$$

На основе прямой карты Карно (см. рис. 1*a*) составляется уравнение, в котором инвертируем все переменные. Получаем уравнение формирователя единиц, расположенного в верхней полуплоскости.



Рис. 3. Схема D-триггера со сбросом.



Рис. 4. Схема D-триггера со строго противоположными выходными сигналами.

$$\mathbf{Q}_{[1]}^{n+1} = \overline{\mathbf{Q}}\mathbf{C} + \overline{\mathbf{C}}\overline{\mathbf{D}}.$$

Схема D-триггера с симметричными выходными сигналами приведена на рис. 4.

Чтобы не использовать на выходе инверторы, выходные сигналы соединяются с транзисторами "накрест". Такая схема, наряду с одновременным появлением на выходе прямого и инверсного сигнала, имеет следующие параметры: $t_{3.p.} = 0.13$ нс; $P_{cp} = 0.031$ мВт; N = 28 шт.; L = 0.11 пДж · шт.

Для сравнения, D-триггер на логических элементах (без сброса) имеет следующие характеристики:

$$t_{3.p.} = 0.21$$
 нс; $P_{cp} = 0.042$ мВт;
 $N = 34$ шт.; $L = 0.3$ пДж · шт.

МИКРОЭЛЕКТРОНИКА том 49 № 2 2020

S	R	Q^{n+1}
0	0	Q
0	1	0
1	0	1
1	1	н/о

Таблица 2. Таблица истинности

Таким образом, эффективность предложенных схем D-триггеров в 2–4 раза выше, чем у схем на логических элементах.

RS-ТРИГГЕРЫ

Двухступенчатый RS-триггер можно реализовать на основе D-триггера и комбинационной схемы, соответствующей характеристическому уравнению RS-триггера.

Характеристическое уравнение триггера можно получить из таблицы истинности (табл. 2).

В схемах на логических элементах комбинация входных сигналов S = R = 1 является запрещенной, так как приводит к неопределенному выходному сигналу. При синтезе схемы блочным методом можно задать любое значение Q^{n+1} : 0, 1, Q, не приводящее к чрезмерному усложнению схемы. Рассмотрим варианты схем RS-триггера при различных значениях выходного сигнала в режиме S = R = 1.

Обобщенная схема RS-триггера с комбинационной частью имеет вид, показанный на рис. 5.

Комбинационная часть рассчитывается, исходя из таблицы функционирования триггера. D-триггер берется двухступенчатый, из разработанных схем.

Определим уравнения, описывающие комбинационную часть. Задаемся значением выходного сигнала $Q^{n+1} = 1$ при S = R = 1. Тогда выходной сигнал (из табл. 2) будет равен

$$Q^{n+1} = \overline{S}\overline{R}Q + S\overline{R} + SR.$$

Прямая и инвертированная карты Карно для полученного уравнения показаны на рис. 6.

Из карт получаем уравнения, описывающие формирователи нулей и единиц, расположенные в нижней и верхней полуплоскостях схемы, не содержащей инвертора.

$$Q_{[0]}^{n+1} = \overline{S}(\overline{Q} + R),$$
$$Q_{[1]}^{n+1} = \overline{S} + R\overline{Q}.$$

Аналогично, при S = R = 1 и $Q^{n+1} = 0$:

$$\begin{aligned} \mathbf{Q}_{[0]}^{n+1} &= \mathbf{R} + \overline{\mathbf{Q}} \,\overline{\mathbf{S}}, \\ \mathbf{Q}_{[1]}^{n+1} &= \mathbf{R} (\overline{\mathbf{S}} + \overline{\mathbf{Q}}). \end{aligned}$$
И при S = R = 1 и Qⁿ⁺¹ = Q:
$$\mathbf{Q}_{[0]}^{n+1} &= \overline{\mathbf{Q}} (\overline{\mathbf{S}} + \mathbf{R}) + \mathbf{R} \,\overline{\mathbf{S}}, \\ \mathbf{Q}_{[1]}^{n+1} &= \overline{\mathbf{Q}} (\mathbf{R} + \overline{\mathbf{S}}) + \mathbf{R} \,\overline{\mathbf{S}}. \end{aligned}$$

На основе полученных уравнений синтезируем комбинационные части схем RS-триггеров (рис. 7).

Параметры RS-триггеров измерялись при подаче входных сигналов в последовательности, приведенной в табл. 2.

При использовании комбинационных схем (рис. 7*a*-7*в* соответственно) и схемы триггера (рис. 2) параметры RS-триггера равны:

$$t_{3.p.} = 0.16$$
 нс; $P_{cp} = 0.022$ мВт;
 $N = 30$ шт.; $L = 0.11$ пДж · шт.
 $t_{3.p.} = 0.15$ нс; $P_{cp} = 0.022$ мВт;
 $N = 30$ шт.; $L = 0.1$ пДж · шт.
 $t_{3.p.} = 0.16$ нс; $P_{cp} = 0.024$ мВт;
 $N = 34$ шт.; $L = 0.13$ пДж · шт.

Параметры схемы на логических элементах, полученные при исключении входных сигналов R = S = 1, равны:

$$t_{3.p.} = 0.2$$
 нс; $P_{cp} = 0.033$ мВт;
V = 34 шт.; $L = 0.22$ пДж · шт.

В синтезированном RS-триггере использование различных комбинационных частей позволило получить определенные состояния при уровне



Рис. 5. Обобщенная схема RS-триггера с комбинационной частью.

СИНТЕЗ ЭНЕРГОЭФФЕКТИВНЫХ СХЕМ ТРИГГЕРОВ



Рис. 6. Карта Карно RS-триггера в прямом (a) и инвертированном (δ) виде.



Рис. 7. Схемы комбинационной части RS-триггера при входных сигналах R = S = 1 и выходном сигнале $Q^{n+1} = 1$ (*a*), $Q^{n+1} = 0$ (*b*).

входных сигналов R = S = 1. Особый интерес представляет схема, в которой при этой комбинации входных сигналов на выходе сохраняется предыдущее состояние триггера. Энергоэффективность предложенных схем RS-триггера в 1.7– 2.2 раза выше, чем на логических элементах.

ЈК-ТРИГГЕР

В табл. 2, заменив S и R на J и K соответственно, и положив $Q^{n+1} = \overline{Q}$ при S = R = 1, запишем характеристическое уравнение JK-триггера:

$$\mathbf{Q}^{n+1} = \overline{\mathbf{J}}\overline{\mathbf{K}}\mathbf{Q} + \mathbf{J}\overline{\mathbf{K}} + \mathbf{J}\mathbf{K}\overline{\mathbf{Q}}.$$

На основе этого уравнения составим карты Карно в прямом и инвертированном виде (рис. 8).

МИКРОЭЛЕКТРОНИКА том 49 № 2 2020

Синтезируем комбинационную схему без инвертора. Тогда описания массивов МОП-транзисторов в нижней и верхней полуплоскостях будут иметь вид:

$$Q_{[0]}^{n+1} = \overline{J}\overline{Q} + KQ,$$
$$Q_{[1]}^{n+1} = \overline{Q}K + \overline{J}Q.$$

По этим уравнениям можно синтезировать комбинационную часть JK-триггера. В состав JK-триггера включаем двухступенчатый D-триггер, в который добавим систему сброса. Получим высо-коэффективный JK-триггер со сбросом (рис. 9).

Разработанный JK-триггер имеет следующие параметры:



Рис. 8. Карты минтермов ЈК-триггера в прямом (*a*) и инвертированном (б) виде.



Рис. 9. Схема синтезированного ЈК-триггера со сбросом.

$$t_{3.p.} = 0.19$$
 нс; $P_{cp} = 0.038$ мВт;
N = 36 шт.; $L = 0.26$ пДж · шт.

Аналогичный JK-триггерна логических элементах имеет параметры:

> $t_{3.p.} = 0.24$ нс; $P_{cp} = 0.052$ мВт; N = 50 шт.; L = 0.62 пДж · шт.

Эффективность разработанного JK-триггера выше аналогичного на логических элементах в 2.4 раза.

ЗАКЛЮЧЕНИЕ

Предложена методика синтеза триггерных схем с применением массива *p*- и *n*-канальных

МОП-транзисторов, содержащего на выходе инвертор или без него. Использование элементной базы, находящейся на более высокой ступени иерархии, чем логические схемы, позволило получить лучшие характеристики триггерных схем, в том числе и более высокую эффективность. Моделирование схем показало, что эффективность разработанных схем в 2–4 раза выше, чем выполненных на логических элементах.

СПИСОК ЛИТЕРАТУРЫ

1. *Рабаи Ж.М., Чандракасан А., Николич Б.* Цифровые интегральные схемы. М.: ООО "И.Д. Вильямс". 2007. 912 с.

МИКРОЭЛЕКТРОНИКА том 49 № 2 2020

- 2. *Строгонов А.В.* Схемотехника КМОП-триггеров заказных БИС // Компоненты и технологии. 2007. № 4. С. 196–200.
- Плеханов Л.П. Основы самосинхронных электронных схем. М.: БИНОМ. Лаборатория знаний. 2013. 208 с.
- Старых А.А. Метод синтеза функциональных блоков комбинационных схем с использованием минтермов и макстермов // Электронная техника. Серия 2. Полупроводниковые приборы. 2015. Вып. 2–3(236–237). С. 63–69.
- Денисенко В.В. Компактные модели МОП-транзисторов для SPICE в микро- и наноэлектронике. М.: ФИЗМАТЛИТ, 2010. 408 с.

- 6. Ракитин В.В. Интегральные схемы на КМОПтранзисторах. М., 2007. 307 с.
- 7. *Старых А.А.* Метод синтеза запоминающих элементов самосинхронных схем // Нано- и микросистемная техника. 2016. Т. 18. № 3. С. 166–175.
- 8. *Кулакова А.А., Лукьяненко Е.Б.* Энергоэффективные КМОП-триггеры с инверторной запоминающей ячейкой // Известия вузов. Электроника. 2019. Т. 24. № 3.
- Кулакова А.А., Лукьяненко Е.Б. Самосинхронный D-триггер с "защелкой" // Проблемы разработки перспективных микро- и наноэлектронных систем (МЭС-2018). М., 2018. С. 130–135.