Приборы и техника эксперимента, 2019, № 2, стр. 39-48

2.1. Проектирование цифрового аттенюатора

Для расширения сферы применений к широкополосной м.и.с. ц.а. предъявлялись следующие основные требования: диапазон рабочих частот 0.1–4.5 ГГц; разрядность – 5 бит; сопротивления генератора и нагрузки – 50 Ом; коэффициент передачи в открытом состоянии (|S₂₁₀|) не менее –3.5 дБ; глубина регулировки коэффициента передачи (|S₂₁|) – 30 дБ; модули коэффициентов отражения на входе (|S₁₁|) и выходе (|S₂₂|) во всех состояниях не более –10 дБ; входная мощность при снижении коэффициента передачи на 1 дБ ($P_{{{\text{in}}}}^{{1{\text{д Б }}}}$) – не менее 13 дБм; уровень интермодуляционных искажений 3-го порядка по входу (IIP₃) – не менее 20 дБм; интерфейс управления – последовательный и параллельный.

Структурная схема м.и.с. ц.а. с драйвером управления представлена на рис. 3. Ц.а. состоит из пяти секций.

Анализ существующих разработок м.и.с. ц.а. показывает, что целесообразным является использование в схеме коммутируемых резистивных П-, Т- и Т-мостовой секций на основе SPST-ключей (рис. 1в–1д), так как аттенюаторы указанного типа обладают наименьшими габаритами и приемлемыми электрическими характеристиками в заданной полосе частот. Расчет значений сопротивлений резисторов П-, Т- и Т-мостовой секций соответственно проводится по следующим выражениям:

где Z₀ – входное/выходное сопротивление секции; R₁–R₄ – значения сопротивлений резистивного аттенюатора (рис. 1), A – относительное затухание по напряжению.

Необходимо отметить, что обеспечение хорошего согласования отдельных секций ц.а. важно для последующего их каскадирования, так как рассогласование ухудшает результирующие параметры всего ц.а., увеличивает ошибки вносимых ослаблений и паразитную фазовую конверсию.

Рассмотрим порядок проектирования ц.а. На первом этапе выбираются возможные варианты отдельных секций ц.а. и задаются параметры коммутационных элементов (SPST-ключей). В нашем случае значения вносимого ослабления секций (рис. 3) равны 1 дБ, 2 дБ, 4 дБ, 8 дБ и 16 дБ. В качестве SPST-ключей используем к.м.о.п.-транзисторы с высокоомным сопротивлением по затвору.

Второй этап состоит в выборе наилучших вариантов выполнения отдельных секций ц.а. С этой целью для каждой секции осуществляется процедура параметрического синтеза ее элементов по заданному ослаблению. Вначале для секции с определенным ослаблением (1 дБ, 2 дБ, 4 дБ и т.д.) с помощью выражений (1)–(3) определяются значения элементов резистивных аттенюаторов П-, Т- и Т-мостового типа. При этом следует учесть активную часть импеданса SPST-ключа. Далее с помощью систем автоматизированного проектирования (САПР) выполняется расчет с.в.ч.-характеристик для каждой секции заданного ослабления и для каждого варианта структуры (П-, Т- и Т-мостового типа): коэффициент передачи в открытом состоянии, коэффициент отражения по входу/выходу в открытом/закрытом состояниях, ошибка вносимого затухания, ошибка вносимого фазового сдвига. При этом к.м.о.п.-транзисторы в открытом и закрытом состояниях характеризуются точными моделями в виде измеренных параметров рассеяния или линейных эквивалентных схем. Рассматривая комплекс рассчитанных с.в.ч.-характеристик и анализируя реализуемость полученных значений элементов для заданной технологии изготовления м.и.с., выбираем оптимальные варианты реализации каждой секции ц.а. Для представленных выше требований наилучшим оказался вариант, при котором в качестве секций с ослаблением 1 дБ, 2 дБ и 4 дБ используются Т-структуры (рис. 1г), а в качестве секций 8 дБ и 16 дБ – П-структуры (рис. 1в). Заключительной процедурой на данном этапе проектирования является параметрическая оптимизация значений элементов каждой секции для улучшения комплекса ее с.в.ч.-характеристик.

На третьем этапе в заданном диапазоне частот с использованием САПР проводится расчет с.в.ч.-характеристик результирующей схемы ц.а. (рис. 3), образованной каскадным соединением секций, включая максимальные и среднеквадратические ошибки вносимого ослабления и фазового сдвига во всех состояниях аттенюатора. Для оценки линейности и динамического диапазона аттенюатора на этом этапе применяются нелинейные модели к.м.о.п.-транзисторов.

В соответствии с описанной выше методикой было выполнено проектирование принципиальной схемы цифрового аттенюатора с полосой пропускания 0.1–4.5 ГГц.

2.2. Особенности драйвера управления ц.а.

Для достижения большей универсальности драйвер должен обеспечивать управление ц.а. в режиме как параллельного, так и последовательного кода. Наиболее простым и распространенным последовательным интерфейсом является SPI, он и был выбран для драйвера управления. Следует отметить, что традиционно цифровые схемы выполняются на комплементарных парах к.м.о.п.-транзисторов, что достаточно просто осуществляется при использовании выбранной SiGe-технологии.

За основу схемы драйвера управления (риc. 4) взят последовательно-параллельный регистр. Выбор сигналов управления с параллельного или последовательного входа осуществляется мультиплексором. В схеме драйвера также присутствует регистр хранения для удержания заданного состояния аттенюатора. Выбор режима работы драйвера осуществляется подачей сигнала на вход SER_PAR (“0” – последовательный режим; “1” – параллельный), который управляет работой мультиплексора. Управление регистром хранения осуществляется подачей сигналов на вход LE. Сигналы параллельного кода управления подаются на входы D0–D4. В обоих режимах работы драйвера возможен асинхронный сброс аттенюатора в опорное состояние подачей логического “0” на вход $\overline {{\text{RESET}}} $.

Для включения режима последовательного кода необходимо подать логический “0” на вход SER_PAR. Состояние аттенюатора в этом режиме кодируется последовательностью из 8 бит. Запись в последовательно-параллельный регистр очередного бита осуществляется по положительному фронту тактового сигнала SCK. По положительному фронту сигнала LE значения из последовательно-параллельного регистра загружаются в аттенюатор, изменяя его состояние. Состояние аттенюатора фиксируется до прихода следующего положительного фронта LE.

Для включения режима параллельного кода необходимо подать логическую “1” на вход SER_PAR. В режиме параллельного кода работа возможна как с фиксацией состояния, так и в режиме непосредственного управления. В режиме с фиксацией новое состояние аттенюатора задается управляющими напряжениями на входах при низком значении сигнала LE, предыдущее состояние аттенюатора при этом остается неизменным. Смена состояния происходит по положительному фронту сигнала LE. В режиме непосредственного управления на входе LE должен быть установлен сигнал логической “1”. Состояние аттенюатора определяется управляющими напряжениями на входах D0–D4 и устанавливается непосредственно по изменению сигналов.

При разработке схемы драйвера использовались элементы стандартной библиотеки – триггеры и логические элементы. По принципиальной схеме в автоматизированном режиме строилась топология и выполнялась трассировка. Итоговая схема драйвера состоит из 56 стандартных ячеек, площадь на кристалле составляет 25 × 200 мкм².

2.3. Разработка топологии и изготовление м.и.с. ц.а.

На заключительном этапе была разработана топология м.и.с. ц.а. с драйвером управления. Прорисовка топологии и окончательное моделирование ц.а. и драйвера выполнены в САПР Cadence Design Systems компании Cadence Design Systems. При этом использовались электрические и топологические модели элементов из библиотеки для применяемой 0.25-мкм SiGe BiCMOS-технологии. При моделировании на с.в.ч. учитывались паразитные параметры соединительных элементов – отверстий, проводников и т.п., в том числе при разводке цепей по разным слоям металлизации м.и.с.

Затем по топологическим чертежам изготовлена опытная партия м.и.с. ц.а. На рис. 5а показан фрагмент топологии м.и.с., размер составляет 1.16 × 0.3 мм.

3.1. Характеристики цифрового аттенюатора

Характеристики разработанной м.и.с. (бескорпусной и.с.) ET1000 измерялись с помощью зондовой станции Cascade Microtech Summit 11K и векторного анализатора цепей R&S ZVA 40. При измерении входной мощности $P_{{{\text{in}}}}^{{1{\text{д Б }}}}$ и уровня интермодуляционных искажений 3-го порядка использовались генератор с.в.ч.-сигнала Keysight E8257D и измеритель мощности Keysight E4419B.

На рис. 5б и рис. 6–8 представлены результаты измерений основных характеристик м.и.с. ц.а. в диапазоне частот до 5 ГГц включая частотные зависимости модуля коэффициента передачи |S₂₁|, модулей коэффициентов отражения на входе |S₁₁| и выходе |S₂₂|, относительного затухания L_r (т.е. затухания относительно начального состояния с минимальными потерями), фазового сдвига φ_S21, среднеквадратичных ошибок (с.к.о.) по амплитуде и фазе во всех состояниях.

Измерения показали, что характеристики изготовленных образцов м.и.с. ET1000 в опытной партии близко совпадают между собой. Это свидетельствует о высоком выходе годных изделий и хорошей воспроизводимости технологического процесса при выбранной технологии изготовления м.и.с.

Параметры разработанной м.и.с. ц.а. сведены в табл. 1 (первая строка), где ∆f – диапазон частот; n – число разрядов; ∆L, L_st – соответственно диапазон и шаг изменения ослабления; ∆A, ∆φ – соответственно максимальные в заданном частотном диапазоне с.к.о. по амплитуде и фазе; $P_{{{\text{in}}}}^{{X\;{\text{д Б }}}}$ – значение входной мощности (P_in) при снижении коэффициента передачи на X дБ; U_п – напряжение питания. Так как на момент представления данного материала значение параметра $P_{{{\text{in}}}}^{{1\;{\text{д Б }}}}$ изготовленных м.и.с. еще не было измерено, для него приведена величина, полученная в результате моделирования. Расчетное значение уровня интермодуляционных искажений 3-го порядка по входу IIP₃ равно 33 дБм.

3.2. Характеристики драйвера ц.а.

Основные параметры драйвера ц.а. в м.и.с. ET1000 следующие: период тактового сигнала не менее 20 нс, частота тактового сигнала не более 50 МГц; длительность импульса сброса и фиксации не менее 5 нс; задержка фронта импульса данных относительно импульса сброса не менее 10 нс; время предустановки импульса данных в режиме последовательного кода не менее 5 нс, время его удержания в этом режиме не менее 8 нс; время предустановки импульса данных в режиме параллельного кода не менее 2 нс, время его удержания в этом режиме не менее 3 нс; напряжение питания драйвера (VD) 2.5 ± 0.25 В; напряжение логического “0” – 0–0.3VD, логической “1” – (0.7–1)VD.

3.3. Сравнение с отечественными и зарубежными м.и.с. ц.а.

С целью сравнения в табл. 1 представлены параметры отечественных и зарубежных м.и.с. ц.а. близких диапазонов частот, изготовленных на базе технологий SiGe (транзисторы к.м.о.п.), кремний-на-изоляторе (SOI, транзисторы к.м.о.п.) и GaAs. При этом стоимость м.и.с. аттенюаторов на безе технологий SiGe наименьшая.

К отечественным разработкам м.и.с. ц.а. относятся выпускаемая серийно микросхема L-диапазона 1338ХК8У организации АО “НИИМА “Прогресс” [6] и опытная микросхема S-диапазона этой же организации [7]. Обе м.и.с. изготовлены на основе 0.25-мкм SiGe BiCMOS-технологии. Как уже отмечалось, ее недостатком по сравнению с другими используемыми технологиями является большее значение затухания аттенюаторов в начальном состоянии, что обусловлено потерями в кремниевой подложке. Для исключения указанного недостатка в м.и.с. ц.а. разработки АО “НИИМА “Прогресс” [6, 7] встроен усилительный каскад. Однако это приводит к возрастанию потребляемого тока (до величин порядка 50 мА) и существенному ухудшению динамики ц.а. Следует также отметить, что указанные м.и.с. имеют дифференциальные вход и выход. Поэтому при применении микросхем в несимметричном с.в.ч.-тракте требуются дополнительные внешние симметрирующие трансформаторы [6, 7], которые часто и ограничивают рабочий частотный диапазон аттенюаторов.

Представленные в табл. 1 зарубежные и.с. ц.а. выполнены с несимметричными входом и выходом. Из зарубежных и.с. на основе SiGe BiCMOS наиболее близкими по параметрам являются микросхемы компаний Maxim (MAX2066) [9] и Mitsubishi Electric [10]. Они также представляют собой 5-разрядные ц.а. на основе к.м.о.п.-транзисторов, но работают в менее широком диапазоне частот (см. табл. 1). Корпусная и.с. MAX2066 имеет встроенный усилитель, который при необходимости снижения потерь может быть включен в сигнальный тракт последовательно с аттенюатором, это достигается путем соответствующего соединения контактов микросхемы. Однако при включении усилителя потребляемый ток возрастает до 90 мА.

Кремниевая технология SOI, тоже использующая к.м.о.п.-транзисторы, благодаря наличию в подложке изолирующего слоя обеспечивает меньшие потери по сравнению с SiGe (к.м.о.п.), но является более сложной и дорогой. Она применяется, в частности, в м.и.с. ц.а. компаний Peregrine Semiconductor (Psemi) и Honeywell.

Наименьшими потерями в опорном состоянии обладают ц.а. на базе арсенид-галлиевой технологии (GaAs), здесь в качестве управляющих элементов чаще всего используются гетероструктурные полевые GaAs pHEMT-транзисторы (pseudomorphic High Electron Mobility Transistor). Но такая технология также является достаточно дорогой, при этом затруднена реализация на одном GaAs-кристалле аналоговых и цифровых схем, что необходимо при создании м.и.с. ц.а. с драйвером управления. Встречаются две конструкции и.с. с GaAs-ц.а. (табл. 1). В разработках компаний Hittite, Triquint, RFMD в одном корпусе размещаются чип ц.а. на основе технологии GaAs и чип цифрового драйвера на основе кремния Si (к.м.о.п.). К недостаткам такого варианта относятся более сложная сборка ц.а. и невозможность использования без корпуса. Компании OMMIC и UMS предлагают более сложные однокристальные GaAs-м.и.с., где одновременно помещены ц.а. и драйвер (преимущественно параллельного типа).

Общим недостатком и.с. ц.а. на основе GaAs является то, что они потребляют ток от источника питания до нескольких миллиампер. Для микросхем на основе SiGe и SOI с к.м.о.п.-транзисторами (в том числе и для разработанной м.и.с.) ток потребления на порядок меньше.

Сравнивая характеристики м.и.с. ET1000 (в 1-й строке табл. 1) с микросхемами отечественного и зарубежного производства, можно отметить следующее. По сравнению с отечественными и зарубежными м.и.с. на основе SiGe BiCMOS [6–10] она является гораздо более широкополосной и перекрывает одновременно частоты L-, S- и частично C-диапазонов. Это делает микросхему универсальной и позволяет ее использовать как в широкополосной измерительной аппаратуре, так и в приемниках и приемопередатчиках различных частотных поддиапазонов. Нужно отметить, что при некотором ухудшении характеристик м.и.с. ET1000 может использоваться в более широком частотном диапазоне 0.01–5 ГГц, а при ослаблениях 0–15 дБ – и в полосе частот до 6–8 ГГц.

Из табл. 1 следует, что по широкополосности, уровню согласования на входе и выходе, а также габаритам разработанная микросхема ET1000 находится на уровне зарубежных коммерческих аналогов. Так как она изготавливается на основе материала SiGe на кремниевой подложке, ее коэффициент передачи в начальном состоянии ниже, чем у коммерческих и.с. на базе технологий кремний-на-изоляторе (SOI) и GaAs. По этому параметру м.и.с. ET1000 несколько лучше, чем зарубежные микросхемы компаний Maxim (MAX2066) и Mitsubishi Electric (у ET1000 начальные потери на частоте 1 ГГц составляют 3.1 дБ, у MAX2066 – 3.5 дБ, у м.и.с. производства Mitsubishi Electric – 3.2 дБ), и на частоте 4 ГГц приближается к микросхеме HRF-AT4611 компании Honeywell, использующей технологию SOI.

Достоинством м.и.с. ET1000 по сравнению с представленными в табл. 1 отечественными м.и.с. ц.а. [6, 7], а также зарубежными микросхемами на основе GaAs является намного меньший ток потребления.

М.и.с. ET1000 имеет также небольшую величину фазовой конверсии ∆φ, что важно в ряде применений. Как видно из табл. 1, для многих коммерческих и.с. ц.а. фазовая ошибка велика либо вообще не нормируется.

Кроме того, разработанная интегральная схема ET1000 имеет несимметричные вход и выход. Поэтому, в отличие от описанных в [6, 7] отечественных м.и.с. ц.а., в часто встречающемся случае несимметричного с.в.ч.-тракта ее использование не требует дополнительных внешних симметрирующих трансформаторов, необходимых для дифференциальных схем.