Приборы и техника эксперимента, 2022, № 3, стр. 45-47

ВВЕДЕНИЕ

Для малоканальных систем разработка встроенной электроники преобразования и оцифровки аналоговых сигналов не является рентабельной. “Хорошим” решением являются универсальные модули электроники, применимость которых не лимитируется типом детектирующих элементов и полярностью аналогового сигнала.

До настоящего времени используются устаревшие формирователи импульсов 4Ф-115 и их аналоги (8ФЗ-113; в стандарте КАМАК [1]), основной недостаток которых – ручная установка порога дискриминации аналогового сигнала. Данный недостаток полностью исключает их использование в автоматизации расчетов оптимального порога дискриминации аналогового сигнала, а также напряжений питания/смещения детектирующих элементов (из-за значительных временных затрат и плохой точности ручной регулировки порога).

Для приема и предварительной обработки информации с малоканальных детектирующих систем нами разработан модуль программируемого 8-канального формирователя сигналов ПФ-ЛДС-КАМАК. Возможность программного выбора “рабочего” фронта аналогового сигнала (по “нарастанию”/“спаду”) обеспечивает работу с аналоговыми сигналами как отрицательной, так и положительной полярности, что в совокупности с программной установкой длительности выходного сигнала делает разработанный модуль формирователя импульсов универсальным.

МОДУЛЬ ФОРМИРОВАТЕЛЯ СИГНАЛОВ

Модуль ПФ-ЛДС-КАМАК имеет возможность работы со входными сигналами любой полярности. Выходные сигналы модуля – сигналы уровней NIM. Модуль поддерживает до трех выходных каналов на каждый вход; выходные сигналы могут быть прямыми или инверсными. Модуль формирователя реализован с использованием современной элементной базы и выполнен в стандарте КАМАК. Формирователь имеет восемь каналов формирования импульсов и занимает 2 места в крейте КАМАК. На рис. 1 показана блок-схема формирователя.

Рис. 1.

Блок-схема формирователя.

Для работы с шиной КАМАК используется преобразователь уровня сигналов (на схеме TTL/LVTTL) типа 74LVC16245. Входной сигнал (Вх.1–8) подается на инвертирующий вход компаратора. Минимальная длительность входного импульса 5 нс (ограничение связано с программируемой логической интегральной схемой (п.л.и.с.) MAX II). В качестве компаратора используется интегральная микросхема LT1715. Для установки порога используется интегральная микросхема MAX504CS. Запись кодов в цифроаналоговый преобразователь DAC (digital to analog converter) осуществляется последовательным протоколом SPI.

Электрическая схема модуля практически полностью реализована в конфигурируемой микросхеме (PLM MAXII EPM570T). Исключение составляют микросхемы компараторов и DAC. На рис. 2 приведена блок-схема первого канала формирования – часть проекта MAX II [2].

Рис. 2.

Блок-схема структуры канала.

Перед началом работы в регистр хранения RG6 необходимо записать код, соответствующий длительности выходного импульса (индивидуально для каждого канала). В регистр хранения RG8 записывается код, отвечающий за выбор “рабочих” фронтов входных сигналов для всех каналов (нулевой разряд RG8 для первого канала). В режиме ожидания входного импульса триггер Tг2 асинхронно перезаписывает данные регистра хранения RG6 в счетчик CTR6. Запускающий импульс от компаратора Старт1 через схему селекции фронта (схемы RG8, И и ИЛИ) подается на тактовый вход С формирователя Tг1. Формирователь Tг1 представляет собой одновибратор, выполненный из D-триггера, и служит для того, чтобы “длинный” входной импульс не запирал схему ИЛИ. Длительность сформированного импульса определяется количеством пустых ячеек (Lcell 1), включенных между выходом $\bar {Q}$ и входом сброса R триггера Tг1.

Выходной сигнал Q триггера Тг1 переключает триггер Tг2, который запрещает дальнейшую работу (вход EN) Tг1 и разрешает работу триггера-одновибратора Тг4 (вход EN). Генератор импульсов сконструирован из двух одновибраторов Tг3, Тг4 и линии задержки DEL (проводник на плате длиной 20 см). Одновибраторы Тг3 и Тг4 выполнены аналогичными одновибратору Тг1. После поступления запускающего импульса одновибратор Тг3 формирует импульс длительностью 3 нс, который через линию задержки поступает на тактовый вход Тг4. Выходной импульс Тг4 через схему ИЛИ подается на тактовый вход С триггера Тг3 и т.д. Чтобы получить одинаковую частоту работы генераторов всех восьми каналов, макроячейки, содержащие в себе элементы генераторов (Тг3, Тг4, ИЛИ, CTR6, RG6), размещались вручную внутри функциональных блоков при помощи утилиты Chip planner. Входы и выходы микросхемы п.л.и.с. выбирались таким образом, чтобы время прохождения импульса от контактной площадки до используемой макроячейки было примерно одинаковым для всех каналов. Генератор работает до переполнения счетчика CTR6. После этого сигнал переполнения OF счетчика CTR6 сбрасывает триггер Tг2. Выходной сигнал $\bar {Q}$ триггера Tг2 перезаписывает счетчик и запрещает прохождение импульсов в Tг4. Из п.л.и.с. сформированный импульс Вых.ТТЛ1 подается в преобразователь уровня TTL/ECL и, далее, в преобразователь уровня ECL/NIM. Всего в п.л.и.с. собрано 8 генераторов (по одному на каждый канал).

Для записи кодов в DAC в п.л.и.с. использованы следующие библиотечные элементы: сдвиговый регистр и цифровой мультиплексор. Для работы с шиной КAMAК собран дешифратор команд.

Проект формирователя занял в п.л.и.с. 45% от объема. Из них один канал формирования сигнала занимает 4%, сдвиговый регистр и цифровой мультиплексор для управления микросхемами DAC – 6%, дешифратор команд КAMAК – 7%.

Команды блока: F(17)A(0) – выбор “рабочего” фронта входных сигналов (0 – по “спаду”, 1 – по “нарастанию”; каждый разряд соответствует своему входу); F(16)A(0)–F(16)A(7) – установка длительности выходного импульса (А(0) – 1 канал, А(1) – 2-й канал и т.д.); F(16)A(8)–F(16)A(15) – установка величины порога дискриминации аналогового сигнала в канале, номер которого задается номером субадреса (А(8) – 1-й канал, А(9) – 2-й канал и т.д.).

Благодаря ручному размещению элементов генераторов внутри функциональных блоков характеристики каналов практически одинаковы. Средний шаг квантования длительности выходного импульса 6.52 ± 0.04 нс. Максимальная длительность выходного импульса 404 ± 2 нс. Относительное изменение длительности выходного сигнала при полной нагрузке каналов модуля не превышает 3%. Средняя длительность переднего фронта выходного импульса формирователя составляет 1.23 ± 0.20 нс. Уровень порога формирователя задается в диапазоне от –540 до 540 мВ с шагом 1.064 ± 0.004 мВ/код. Изменение устанавливаемого порога при полной нагрузке модуля не превышает 0.25 мВ. Задержка сигнала формирователем составляет в среднем по всем каналам 18.85 ± 0.57 нс.