Микроэлектроника, 2021, T. 50, № 3, стр. 219-227
Интегральный КМОП-преобразователь СВЧ энергии для пассивных беспроводных устройств
А. С. Синюкин a, *, Б. Г. Коноплев a, **
a Институт нанотехнологий, электроники и приборостроения Южного федерального университета
347922 Ростовская область, Таганрог, ул. Шевченко, 2, корпус “Е”, Россия
* E-mail: sinyukin@sfedu.ru
** E-mail: kbg@sfedu.ru
Поступила в редакцию 30.05.2020
После доработки 30.06.2020
Принята к публикации 21.08.2020
Аннотация
Разработан интегральный КМОП-преобразователь СВЧ энергии для пассивных беспроводных микроустройств. Предложена модификация схемы умножителя напряжения, позволяющая реализовать устройство с высокой эффективностью умножения по типовым КМОП-технологиям. Представлены компактные модели многокаскадных умножителей, учитывающие падения напряжения на наноразмерных МОП-транзисторах при работе в областях слабой и сильной инверсии. Исследована работа преобразователя на частоте 2.45 ГГц при различных уровнях входной мощности, включая крайне низкие уровни. Установлено, что для типовой КМОП-технологии 90 нм возможна работа устройства при крайне низких уровнях входной мощности (менее –20 дБм), что позволяет осуществлять функционирование беспроводных систем как при значительной удаленности от базовой станции, так и при сборе энергии радиочастотного излучения из окружающей среды.
ВВЕДЕНИЕ
В настоящее время мобильные системы становятся все более распространенными в логистике, промышленности, торговле, а также в повседневной жизни. Значительная доля беспроводных систем относится к пассивным устройствам, т.е. к устройствам, в которых отсутствует встроенный источник питания, вследствие чего энергию для работы таким устройствам необходимо получать от связанных с ними базовых станций или считывающих устройств. Основными областями применения беспроводных пассивных устройств являются беспроводные сенсорные сети (WSN) [1, 2], технология радиочастотной идентификации (RFID) [3, 4], интернет вещей (IoT) [5, 6]. Во всех этих областях используются миниатюрные пассивные устройства, такие как датчики с приемо-передающими функциями или RFID-метки.
В некоторых приложениях, например в операциях логистической идентификации в торговых сетях или на складах, где значительные расстояния между источником энергии (считывающим устройством) и связанными с ним пассивными устройствами приводят к снижению передаваемой энергии, уровень энергии, поступающий на пассивное устройство, может быть слишком низким для формирования напряжения питания. Другой подход в обеспечении пассивных устройств энергией состоит в собирании энергии из окружающего пространства (Energy Harvesting) [7, 8]. В качестве источника энергии в этом случае выступает энергия излучения радио- и телевизионных станций, станций сотовой связи, сетей Wi-Fi, Bluetooth. Поскольку многие подобные источники работают на сверхвысоких частотах, этот диапазон частот является наиболее предпочтительным в пассивных беспроводных устройствах.
Энергия радиочастотного излучения не может быть непосредственно использована для питания интегральной схемы пассивного устройства, поэтому существует необходимость в использовании преобразователей радиочастотной энергии в напряжение постоянного тока. В качестве таких преобразователей в беспроводных пассивных устройствах часто выступают выпрямители или умножители напряжения на основе наноразмерных МОП-транзисторов [1–3]. Устройство, включающее в себя приемную антенну, устройство согласования импедансов антенны и выпрямителя и выпрямитель-умножитель, называется ректенной (Rectifier + Antenna). Выпрямитель-умножитель преобразует энергию радиочастотного излучения от приемной антенны в напряжение постоянного тока и формирует уровень напряжения, необходимый для питания остальных модулей устройства. Однако уровень входной мощности может быть очень низким, из-за чего актуальной задачей является разработка преобразователей энергии с высокой эффективностью умножения по напряжению, способных обеспечивать схему питанием даже в условиях крайне низких входных мощностей.
Важным фактором при разработке преобразователя энергии является используемая технология. С помощью более сложных технологий, в которых, например, реализуется изоляция транзисторов диэлектриком [9, 10] или применяются транзисторы с очень низким или нулевым пороговым напряжением [11, 12], возможно получить высокоэффективные устройства, однако стоимость производства также будет высока. Поэтому во многих случаях предпочтительнее использовать экономически более выгодные простые типовые технологии.
В работе предлагается новая модификация схемы умножителя напряжения на наноразмерных МОП-транзисторах и получены модели, описывающие работу умножителя в областях слабой и сильной инверсии МОП-транзистора.
ТЕОРЕТИЧЕСКИЙ АНАЛИЗ
Для выпрямления и умножения входного напряжения в беспроводных пассивных системах часто используются устройства на основе классического умножителя Диксона [13]. В случае, когда такие устройства строятся на основе МОП-транзисторов, вывод затвора каждого транзистора соединяется с выводом стока этого же транзистора для образования диодной структуры, а вывод подложки традиционно соединяется с общей шиной [4, 14], как показано на рис. 1а. Для увеличения уровня выходного напряжения прибегают к каскадированию. С увеличением числа каскадов умножения напряжение исток-подложка увеличивается для каждого последующего транзистора в цепи, вследствие влияния эффекта подложки увеличивается пороговое напряжение транзистора, и, как следствие, увеличивается падение напряжения на транзисторе в диодном включении, что негативно сказывается на эффективности умножения.
Рис. 1.
Принципиальная схема умножителя напряжения, основанная на МОП-транзисторах в диодном включении, с типовым (а) и предлагаемым (б) соединением выводов транзисторов.
Для повышения уровня выходного напряжения и увеличения эффективности умножения типовая схема умножителя была модифицирована (рис. 1б). Вывод подложки каждого транзистора в предлагаемой схеме соединен с выводом стока этого же транзистора для сохранения значения падения напряжения на транзисторе в диодном включении независящим от числа каскадов. Для реализации такого устройства по типовой КМОП-технологии n-канальные МОП-транзисторы были заменены на p-канальные.
Для анализа работы умножителей напряжения и обоснования выбора параметров входящих в них элементов желательно иметь простые аналитические модели этих устройств.
К настоящему времени разработано большое число моделей выпрямителей и умножителей напряжения. Численная модель в [10], основанная на экспериментальных вольтамперных характеристиках МОП-транзисторов в диодном включении, отличается точностью, но не позволяет аналитически прогнозировать влияние различных параметров на выходные характеристики. Из-за низких уровней входной мощности, поступающей на пассивные устройства, и, соответственно, низкой амплитуды входного напряжения наноразмерные МОП-транзисторы в преобразователях энергии часто работают в подпороговом режиме, поэтому важно учитывать особенности работы транзисторов в режиме слабой инверсии. Однако в аналитических моделях [2, 15] вкладом подпороговых токов на результирующие характеристики пренебрегают. В модели [16] принимается во внимание влияние нагрузочного тока на падение напряжения на диоде, однако влияние подложки не рассматривается. Модель, представленная в [17], охватывает области как сильной, так и слабой инверсии, однако она построена на основе эмпирических выражений и не позволяет получить обобщенные аналитические выводы. Полученная с помощью разложения в ряд Тейлора и модифицированной функции Бесселя модель в [18] учитывает влияние подпороговых токов, однако не рассматривает возрастание падения напряжения на диодах с ростом числа каскадов. В других моделях [11, 12, 19] пренебрегают влиянием как подпороговых токов, так и эффекта подложки, в результате чего не учитывается реальное падание напряжения на транзисторах, поэтому из-за больших погрешностей такие модели могут быть неприменимы в сверхмаломощных приложениях.
В данной работе предлагаются модели умножителя напряжения, основанные на модели умножителя Диксона [13] и модели EKV (Enz-Krummenacher-Vittoz) наноразмерных МОП-транзисторов [20]. Первая предлагаемая модель характеризует работу устройства с типовым соединением выводов транзисторов (см. рис. 1а), вторая модель описывает работу умножителя с предлагаемым соединением выводов (см. рис. 1б). Предлагаемые модели учитывают падение напряжения на МОП-транзисторах в диодном включении как для области слабой инверсии, так и для области сильной инверсии.
Модель типового умножителя
Данная предлагаемая модель описывает работу умножителя напряжения с типовым соединением выводов МОП-транзисторов (рис. 1а). Напряжение исток-подложка (i + 1)-го транзистора в диодном включении (напряжение на выходе (i + 1)-го контура) в установившемся режиме можно выразить как [13]
(1)
${{V}_{{i + 1}}} = {{V}_{i}} + \frac{C}{{C + {{C}_{S}}}}{{V}_{a}} - {{V}_{{d,i + 1}}} - \frac{{{{I}_{{{\text{out}}}}}}}{{\left( {C + {{C}_{S}}} \right)f}},$Ток стока транзистора в режиме слабой инверсии можно записать как [20]
(2)
${{I}_{{ds}}} = {{I}_{0}}{\text{exp}}\left( {\frac{{{{V}_{G}} - {{V}_{{T0}}}}}{{n{{\varphi }_{T}}}}} \right)\left( {{\text{exp}}\left( {\frac{{ - {{V}_{S}}}}{{{{\varphi }_{T}}}}} \right) - {\text{exp}}\left( {\frac{{ - {{V}_{D}}}}{{{{\varphi }_{T}}}}} \right)} \right),$(3)
${{I}_{{ds}}} = {{I}_{0}}{\text{exp}}\left( {\frac{{{{V}_{{GS}}} - {{V}_{{T0}}} - \left( {n - 1} \right){{V}_{{SB}}}}}{{n{{\varphi }_{T}}}}} \right)\left( {1 - {\text{exp}}\left( {\frac{{ - {{V}_{{DS}}}}}{{{{\varphi }_{T}}}}} \right)} \right),$(4)
${{I}_{d}} = {{I}_{0}}{\text{exp}}\left( {\frac{{{{V}_{d}} - {{V}_{{T0}}} - \left( {n - 1} \right){{V}_{{SB}}}}}{{n{{\varphi }_{T}}}}} \right)\left( {1 - {\text{exp}}\left( {\frac{{ - {{V}_{d}}}}{{{{\varphi }_{T}}}}} \right)} \right).$Учитывая малые значения тока нагрузки (менее 1 мкА) при работе в области слабой инверсии и достаточно высокую частоту (в данном случае – 2.45 ГГц), последним слагаемым в выражении (1) можно пренебречь. Кроме того можно пренебречь множителем $\left( {1 - \exp \left( {{{ - {{V}_{d}}} \mathord{\left/ {\vphantom {{ - {{V}_{d}}} {{{\varphi }_{T}}}}} \right. \kern-0em} {{{\varphi }_{T}}}}} \right)} \right)$ в правой части выражения (4), характеризующим спад тока при малых напряжениях транзистора, поскольку он оказывает влияние только, если Vd < 2φT. Таким образом, учитывая, что Vi + 1 = VSB, выражения (1) и (4) для (i + 1)-го транзистора запишутся соответственно как (5) и (6):
(6)
${{I}_{{d,i + 1}}} = {{I}_{0}}\exp \left( {\frac{{{{V}_{{d,i + 1}}} - {{V}_{{T0}}} - \left( {n - 1} \right){{V}_{{i + 1}}}}}{{n{{\varphi }_{T}}}}} \right).$Подставляя (5) в (6), слагаемое Vd,i+ 1 можно выразить как
(7)
${{V}_{{d,i + 1}}} = {{\varphi }_{T}}\ln \frac{{{{I}_{{d,i + 1}}}}}{{{{I}_{0}}}} + \frac{{{{V}_{{T0}}}}}{n} + \frac{{n - 1}}{n}\left( {{{V}_{i}} + \frac{C}{{C + {{C}_{S}}}}{{V}_{a}}} \right).$Из выражений (6) и (7) видно, что в случае типового включения выводов ток транзистора и падение напряжения на транзисторе зависят от величины порогового напряжения и значения напряжения на выходе предыдущего контура, то есть от амплитуды входного напряжения. Окончательно выражение (5), характеризующее напряжение на выходе каждого контура при работе в области слабой инверсии можно записать в следующем виде:
(8)
${{V}_{{i + 1}}} = \frac{{{{V}_{i}}}}{n} + \frac{C}{{C + {{C}_{S}}}}\frac{{{{V}_{a}}}}{n} - {{\varphi }_{T}}\ln \frac{{{{I}_{{d,i + 1}}}}}{{{{I}_{0}}}} - \frac{{{{V}_{{T0}}}}}{n}.$В случае, когда рабочее напряжение (Va или Vi) превышает пороговое напряжение, выражение для напряжения исток-подложка (i + 1)-го транзистора в диодном включении повторяет выражение (1), причем пренебрегать слагаемым, отвечающим за ток нагрузки, нельзя (Iout > 10 мкА). В свою очередь выражение для тока короткоканального транзистора в области сильной инверсии запишется как [20]
где $K = W{{C}_{{ox}}}{{v}_{{{\text{sat}}}}}$; W – ширина канала транзистора; Cox – удельная емкость подзатворного окисла; ${{v}_{{{\text{sat}}}}}$ – скорость насыщения дрейфа носителей заряда.Аналогично преобразованию выражения (2) в выражения (3), (4), (6) выражение (9) можно представить в следующем виде:
(10)
${{I}_{{d,i + 1}}} = K\left( {{{V}_{{d,i + 1}}} - {{V}_{{T0}}} - \left( {n - 1} \right){{V}_{{i + 1}}}} \right).$Принимая во внимание, что значение тока транзистора в диодном включении приблизительно равно нагрузочному току (Iout = Id = I), выражения для падения напряжения на (i + 1)-ом транзисторе и для напряжения исток-подложка (i + 1)-го транзистора запишутся как
(11)
${{V}_{{d,i + 1}}} = \frac{I}{{Kn}} + \frac{{{{V}_{{T0}}}}}{n} + \frac{{n - 1}}{n}\left( {{{V}_{i}} + \frac{C}{{C + {{C}_{S}}}}{{V}_{a}} - \frac{I}{{\left( {C + {{C}_{S}}} \right)f}}} \right),$(12)
${{V}_{{i + 1}}} = \frac{{{{V}_{i}}}}{n} + \frac{C}{{C + {{C}_{S}}}}\frac{{{{V}_{a}}}}{n} - \frac{I}{{Kn}} - \frac{{{{V}_{{T0}}}}}{n} - \frac{I}{{\left( {C + {{C}_{S}}} \right)fn}}.$Из выражений (10)–(12) видно, что для типовой схемы умножителя в области сильной инверсии на значение тока транзистора и величину падения напряжения на транзисторе в диодном включении оказывает влияние амплитуда входного напряжения. В результате этого ток транзисторов в каждом следующем каскаде уменьшается, а падение напряжения на транзисторах увеличивается, что приводит к падению эффективности умножения и снижению уровня выходного напряжения.
Модель предлагаемого умножителя
Данная модель описывает работу модифицированной схемы умножителя напряжения (рис. 1б). Для области слабой инверсии напряжение на выходе (i + 1)-го контура, состоящего из транзистора и конденсатора связи, и ток стока (i + 1)-го транзистора могут быть выражены так же как (5) и (6) соответственно. Однако учитывая, что выводы подложки всех транзисторов в диодном включении теперь соединены с их стоками и затворами (VG = VD = VB), то есть ${{V}_{{i + 1}}} = {{V}_{{SB}}} = {{V}_{{SG}}} = - {{V}_{{GS}}}$, а падение напряжения на транзисторе ${{V}_{{d,i + 1}}} = {{V}_{{GS}}}$, можно положить ${{V}_{{i + 1}}} = - {{V}_{{d,i + 1}}}$. Тогда выражение для тока (6) в этом случае запишется как
(13)
${{I}_{{d,i + 1}}} = {{I}_{{d,i}}} = I = {{I}_{0}}\exp \left( {\frac{{n{{V}_{d}} - {{V}_{{T0}}}}}{{n{{\varphi }_{T}}}}} \right),$Тогда выражение для напряжения на выходе (i + 1)-го контура запишется как
(15)
${{V}_{{i + 1}}} = {{V}_{i}} + \frac{C}{{C + {{C}_{S}}}}{{V}_{a}} - {{\varphi }_{T}}\ln \frac{I}{{{{I}_{0}}}} - \frac{{{{V}_{{T0}}}}}{n}.$Таким образом, из (13)–(15) можно заметить, что в области слабой инверсии падение напряжения на транзисторах и ток транзистора больше не зависят от амплитуды входного напряжения.
Выражение для тока транзистора в области сильной инверсии повторяет (10), однако предлагаемое соединение выводов транзисторов, обеспечивающее условие ${{V}_{{i + 1}}} = - {{V}_{{d,i + 1}}}$, позволяет записать это выражение в виде:
где Vd = Vd,i = Vd,i+ 1 – падение напряжения на каждом транзисторе, которое можно выразить какВыражение для напряжения на выходе (i + 1)-го контура при работе в области сильной инверсии запишется как
(18)
${{V}_{{i + 1}}} = {{V}_{i}} + \frac{C}{{C + {{C}_{S}}}}{{V}_{a}} - \frac{I}{{Kn}} - \frac{{{{V}_{{T0}}}}}{n} - \frac{I}{{\left( {C + {{C}_{S}}} \right)f}}.$Из выражений (16)–(18) видно, что и для области сильной инверсии в случае модифицированной схемы ток транзистора и падение напряжения на элементе не зависят от амплитуды входного напряжения.
Обе представленные модели позволяют проводить оценочные расчеты многокаскадных умножителей напряжения и учитывают падение напряжения на транзисторах в диодном включении.
РЕЗУЛЬТАТЫ МОДЕЛИРОВАНИЯ И ИХ ОБСУЖДЕНИЕ
Для разработки и исследования устройства использовалась САПР Tanner EDA [21], в частности для схемотехнического анализа и исследования переходных процессов применялся модуль T-Spice. Для моделирования работы преобразователя энергии в T-Spice использовалась модель BSIM4v4.8.0 [22] наноразмерных МОП-транзисторов (технология КМОП 90 нм [23]).
Результаты моделирования переходных процессов восьмикаскадного умножителя напряжения, построенного на основе n-канальных МОП-транзисторов с типовым соединением выводов (см. рис. 1а), показаны на рис. 2а. Результаты моделирования переходных процессов восьмикаскадного умножителя, построенного на основе p-канальных транзисторов с предлагаемым соединением выводов (см. рис. 1б), показаны на рис. 2б.
Рис. 2.
Результаты моделирования переходных процессов в умножителе напряжения (номера каскадов обозначены цифрами) в случае типовой схемы (а) и предлагаемой модификации (б): f = 2.45 ГГц, N = 8, Va = 0.1 В, VT0 = 0.21 В, R = 100 МОм, Rant = 50 Ом, C = 500 фФ, W/L = 35, N – число каскадов умножителя; R – сопротивление нагрузки, Rant – сопротивление антенны, W/L – отношение ширины канала транзистора к его длине.
В типовой схеме умножителя (рис. 1а) эффект подложки приводит к увеличению прямого падения напряжения на транзисторах в диодном включении при увеличении числа каскадов, в результате чего приращения выходного напряжения с каждым каскадом уменьшаются (рис. 2а). В предлагаемой схеме (рис. 1б) негативное влияние эффекта подложки на выходное напряжение и, следовательно, на эффективность умножения существенно ослабляется, поскольку напряжение на МОП-транзисторах больше практически не зависит от числа каскадов, так как напряжение между выводами истока и подложки для всех транзисторов остается приблизительно постоянным. По этой причине инкременты напряжения на всех каскадах приблизительно равны (рис. 2б), в результате чего эффективность умножения возрастает, что подтверждают результаты моделирования (см. рис. 6б).
Сравнение результатов моделирования типового восьмикаскадного умножителя и предлагаемого восьмикаскадного умножителя в T-Spice с оценочными расчетами по полученным выражениям (5)–(8), (13)–(15) представлено на рис. 3. Моделирование и расчеты выполнялись для следующих значений параметров: N = 8; Va = 0.1 В; VT0 = 0.21 В; R = 100 МОм; C = 500 фФ; W/L = 35; n = 1.2; I0 = 5 мкА; CS = 26 фФ. Несмотря на погрешности, которые можно объяснить допущениями, принятыми для компактности и наглядности моделей, результаты компьютерного моделирования и расчетов, выполненных по полученным моделям, в достаточной степени согласуются друг с другом.
Рис. 3.
Зависимость выходного напряжения восьмикаскадного умножителя от числа каскадов и используемого соединения выводов при моделировании в T-Spice и расчетах по полученным моделям: Vsim1 – результаты моделирования типового умножителя в T-Spice; Vcalc1 – результаты расчетов типового умножителя; Vsim2 – результаты моделирования предлагаемого умножителя в T-Spice; Vcalc2 – результаты расчетов предлагаемого умножителя.
В случае идеальных диодов (транзисторов в диодном включении с нулевым падением напряжения на них) уровень выходного напряжения N-каскадного умножителя определяется как
Исходя из этого, эффективность умножения моделируемых устройств рассчитывалась как
где Vout,sim – установившийся уровень выходного напряжения, полученный в результате моделирования переходных процессов.Уровень входной мощности можно приближенно выразить через амплитуду входного напряжения следующим образом [4]:
где Rant – сопротивление приемной антенны.Преобразование мощности в ваттах (Вт) в дБм выполняется по известной формуле:
(22)
${{P}_{{{\text{in}}}}}\left( {{\text{дБм}}} \right) = 10{\kern 1pt} {{\log }_{{10}}}\left( {\frac{{P\left( {{\text{Вт}}} \right)}}{{{\text{1\;мВт}}}}} \right).$На рис. 4а показано влияние размеров транзисторов (W/L) на эффективность умножения предлагаемого восьмикаскадного умножителя, а на рис. 4б – влияние числа каскадов предлагаемого умножителя на уровень выходного напряжения.
Рис. 4.
Влияние размеров транзисторов предлагаемого восьмикаскадного устройства на эффективность умножения для различных амплитуд входного напряжения: Va1 = 0.05 В, Va2 = 0.1 В, Va3 = 0.2 В, Va4 = 0.3 В (а); влияние числа каскадов на уровень выходного напряжения (б).
Увеличение отношения ширины канала МОП-транзистора к его длине приводит к росту эффективности, но до определенных пределов (рис. 4а). Эффективность умножения для значений W/L выше, чем 35–50, устанавливается на приблизительно постоянном уровне и даже уменьшается при относительно высоких амплитудах входного напряжения. Такой характер зависимости можно объяснить преобладанием влияния обратных токов и емкостных потерь над позитивным эффектом возрастания прямого тока.
Как было показано ранее, предлагаемое соединение выводов МОП-транзисторов позволяет использовать каскадирование для увеличения уровня выходного напряжения без потерь в эффективности. Так, чтобы получить уровень напряжения питания VDD = 1 В, необходимого для элементной базы технологии КМОП 90 нм, при умножителе с шестнадцатью каскадами достаточно уровня входной мощности –21.5 дБм, а для восьмикаскадного устройства достаточно –17.5 дБм (см. рис. 4б).
Влияние значения емкости конденсаторов и сопротивления нагрузки предлагаемого умножителя на эффективность умножения по напряжению представлено на рис. 5.
Рис. 5.
Влияние емкости конденсаторов (а) и сопротивления нагрузки (б) предлагаемого устройства на эффективность умножения: C1 = 50 фФ, C2 = 100 фФ, C3 = 500 фФ, C4 = 5 пФ; R1 = 1 МОм, R2 = 10 МОм, R3 = 100 МОм, R4 = 1 ГОм.
Рис. 6.
Влияние порогового напряжения МОП-транзисторов на эффективность умножения по напряжению: VT01 = = –0.15 В, VT02 = –0.21 В, VT03 = –0.25 В, VT04 = –0.28 В (а); эффективность умножения типовой схемы на n-канальных МОП-транзисторах и предлагаемой схемы на p-канальных МОП-транзисторах (б) при одинаковых пороговых напряжениях.
Увеличение тока нагрузки, то есть уменьшение сопротивления нагрузки, приводит к значительному падению эффективности умножения (рис. 5б) при малых уровнях входного напряжения (входной мощности).
Для работы с низкими уровнями входной мощности могут применяться специальные протоколы накопления и расходования собранной энергии c разделением по фазам [24].
На рис. 6а показана эффективность умножения предлагаемого умножителя в зависимости от значения порогового напряжения VT0p-канальных МОП-транзисторов. Сравнение эффективности умножения типового восьмикаскадного умножителя на n-канальных МОП-транзисторах и предлагаемого умножителя на p-канальных транзисторах показано на рис. 6б. Видно, что эффективность умножения по напряжению предлагаемой модификации умножителя значительно превосходит эффективность типовой схемы для всего исследуемого диапазона входной мощности.
ЗАКЛЮЧЕНИЕ
В данной работе представлены результаты разработки и исследования интегрального преобразователя СВЧ энергии для пассивных беспроводных устройств. Приведенные модели преобразователя описывают работу как типового устройства, так и предлагаемой схемной модификации с учетом особенностей работы наноразмерных МОП-транзисторов в областях слабой и сильной инверсии. Предлагаемая модификация умножителя не только позволяет достигнуть высокой эффективности умножения, но и предоставляет возможность его реализации с использованием стандартных КМОП-технологий. Результаты моделирования показывают, что беспроводные пассивные микроустройства, такие как пассивные RFID-метки, способны работать при сверхмалых уровнях входной мощности (менее –20 дБм) для типовой КМОП-технологии 90 нм.
Список литературы
Umeda T., Yoshida H., Sekine S., Fujita Y., Suzuki T., Otaka S. A 950-MHz Rectifier Circuit for Sensor Network Tags With 10-m Distance // IEEE J. Solid-state Circuits. 2006. V. 41. № 1. P. 35–41.
Yi J., Ki W.-H., Tsui C.-Y. Analysis and Design Strategy of UHF Micro-Power CMOS Rectifiers for Micro-Sensor and RFID Applications // IEEE Transactions on Circuits and Systems I: Regular Papers. 2007. V. 54. № 1. P. 153–166.
Wong S.-Y., Chen C. Power efficient multi-stage CMOS rectifier design for UHF RFID tags // Integration, the VLSI J. 2011. V. 44. № 3. P. 242–255.
De Vita G., Iannaccone G. Design Criteria for the RF Section of UHF and Microwave Passive RFID Transponders // IEEE Transactions on Microwave Theory and Techniques. 2005. V. 53. № 9. P. 2978–2990.
Gutierrez F. Fully-Integrated Converter for Low-Cost and Low-Size Power Supply in Internet-of-Things Applications // Electronics. 2017. V. 6. № 2(38). P. 1–20.
Guler U., Jia Y., Ghovanloo M. A Reconfigurable Passive RF-to-DC Converter for Wireless IoT Applications // IEEE Transactions on Circuits and Systems II: Express Briefs. 2019. V. 66. № 11. P. 1800–1804.
Valenta C.R., Durgin G.D. Harvesting Wireless Power: Survey of Energy-Harvester Conversion Efficiency in Far-Field, Wireless Power Transfer Systems // IEEE Microwave Magazine. 2014. V. 15. № 4. P. 108–120.
Tran L.-G., Cha H.-K., Park W.-T. RF power harvesting: a review on designing methodologies and applications // Micro and Nano Systems Letters. 2017. V. 5. № 14. P. 1–16.
Gosset G., Rue B., Flandre D. Very High Efficiency 13.56 MHz RFID Input Stage Voltage Multipliers Based On Ultra Low Power MOS Diodes // 2008 IEEE International Conference on RFID. 2008. P. 134–140.
Curty J.-P., Joehl N., Krummenacher F., Dehollain C., Declercq M.J. A Model for µ-Power Rectifier Analysis and Design // IEEE Transactions on Circuits and Systems I: Regular Papers. 2005. V. 52. № 12. P. 2771–2779.
Yao Y., Wu J., Shi Y., Dai F.F. A Fully Integrated 900-MHz Passive RFID Transponder Front End With Novel Zero-Threshold RF–DC Rectifier // IEEE Transactions on Industrial Electronics. 2009. V. 56. № 7. P. 2317–2325.
Sheu M.-L., Tiao Y.-S., Fan H.-Y., Huang J.-J. Implementation of a 2.45 GHz Passive RFID Transponder Chip in 0.18 μm CMOS // J. Information Science and Engineering. 2010. V. 26. № 2. P. 597–610.
Dickson J.F. On-Chip High-Voltage Generation in MNOS Integrated Circuits Using an Improved Multiplier Technique // IEEE Journal of Solid-state Circuits. 1976. V. SC-11. № 3. P. 374–378.
Shokrani M.R., Khoddam M., Hamidon M.N.B., Kamsani N.A., Rokhani F.Z., Shafie S.B. An RF Energy Harvester System Using UHF Micropower CMOS Rectifier Based on a Diode Connected CMOS Transistor // The Scientific World Journal. 2014. V. 2014. Article ID 963709. P. 1–11.
Ashry A., Sharaf K., Ibrahim M. A Simple and Accurate Model for RFID Rectifier // IEEE Systems Journal. 2008. V. 2. № 4. P. 520–524.
Barnett R.E., Liu J., Lazar S. A RF to DC Voltage Conversion Model for Multi-Stage Rectifiers in UHF RFID Transponders // IEEE Journal of Solid-state Circuits. 2009. V. 44. № 2. P. 354–370.
Zhao P., Hollstein T., Glesner M. Analysis on Power Harvesting Circuits with Tunable Matching Network for Improved Efficiency // 2009 Ph.D. Research in Microelectronics and Electronics. 2009. P. 96–99.
Taghadosi M., Albasha L., Quadir N.A., Rahama Y.A., Qaddoumi N. High Efficiency Energy Harvesters in 65 nm CMOS Process for Autonomous IoT Sensor Applications // IEEE Access. 2018. V. 6. P. 2397–2409.
Wu Y., Linnartz J.-P., Gao H., Matters-Kammerer M.K., Baltus P. Modeling of RF Energy Scavenging for Batteryless Wireless Sensors with Low Input Power // 2013 IEEE 24th Annual International Symposium on Personal, Indoor, and Mobile Radio Communications (PIMRC). 2013. P. 527–531.
Enz C.C., Vittoz E.A. Charge-based MOS transistor modeling. Chichester, West Sussex, England: Wiley, 2006. 303 p.
Tanner AMS and MEMS Design Flows [Электронный ресурс]. URL: https://www.mentor.com/tannereda/ (дата обращения 30.06.2020).
Hu C., Niknejad A.M., Paydavosi N. BSIM4v4.8.0 MOSFET Model – User’s Manual. Berkeley, CA, USA: UC Berkeley, 2013. 177 p.
Sicard E. Microwind & DSCH Version 3.5 – User’s Manual Lite Version. Toulouse, France: INSA Toulouse, 2010. 137 p.
Stoopman M., Philips K., Serdijn W.A. An RF-Powered DLL-Based 2.4-GHz Transmitter for Autonomous Wireless Sensor Nodes // IEEE Transactions on Microwave Theory and Techniques. 2017. V. 65. № 7. P. 2399–2408.
Дополнительные материалы отсутствуют.
Инструменты
Микроэлектроника
Пн.-пт.: 10.00-19.00