Микроэлектроника, 2022, T. 51, № 2, стр. 155-160

1. ВВЕДЕНИЕ

В физических экспериментах на нуклотроне НИКА генерируется большой объем данных, для обработки которых требуется использование специализированной элементной базы. Система сбора данных время-проекционной камеры многоцелевого детектора MPD [1, 2] должна обеспечивать программирование, синхронизацию и прием данных с 24 время-проекционных камер (95 232 каналов) со скоростью приема данных до 2.4 Тбит/с. Система сбора данных делится на 24 одинаковые подсистемы, каждая из которых обслуживает одну камеру и включает в себя суммарно 62 печатные платы со считывающей электроникой и контроллер управления. Платы расположены в непосредственной близости к время-проекционной камере и должны работать в радиационном окружении. Считывающая электроника должна функционировать при флюенсе заряженных частиц порядка 2 × 10¹¹ частиц/см² [3]. Контроллер управления считыванием находится на расстоянии 1 м, вне радиационной зоны. Поток данных от одной время-проекционной камеры составляет 100 Гбит/с. Таким образом, объем данных поступающий от каждой детекторной печатной платы не превышает 2 Гбит/с.

В состав детекторной печатной платы входят две микросхемы SAMPA [4, 5] и одна микросхема концентратора данных. Сигналы от время-проекционной камеры на печатной плате считываются микросхемами SAMPA, в которых сигналы оцифровываются с частотой дискретизации 10 МГц. Из оцифрованных сигналов формируются пакеты данных, которые выводятся по 4-м выходным линиям интерфейса стандарта SLVS (с англ. Scalable Low-Voltage Signaling) со скоростью 320 Мбит/с. Эти данные проверяются концентраторной микросхемой с исправлением ошибок помехо- и сбое-устойчивым кодированием. Проверенные данные сериализуются и упорядочиваются с последующей передачей по двум коаксиальным линиям на скорости 2.56 Гбит/с к внешнему контроллеру управления считыванием.

В детекторных печатных платах [2] для концентрации данных используется ПЛИС. Данное решение реализует требуемый функционал концентрации данных, но не обеспечивает необходимый уровень стойкости к радиационному излучению.

Для замены ПЛИС спроектирована специализированная интегральная микросхема (СИМС) концентратора данных, в которой реализован требуемый для эксперимента функционал. СИМС спроектирована по КМОП технологии с проектной нормой 65 нм компании TSMC. Данная технология хорошо характеризована при воздействии ионизирующего излучения и широко применяется в CERN [6, 7]. Для обеспечения радиационной стойкости СИМС к общей дозе ионизирующего излучения, а также к одиночным эффектам от тяжелых частиц, что в первую очередь свойственно окружению эксперимента MPD, при проектировании применен ряд схемно-топологических методов.

2. СТРУКТУРА МИКРОСХЕМЫ И ЕЕ ОСНОВНЫЕ БЛОКИ

Разработанная прототипная СИМС концентратора данных принимает и обрабатывает данные от двух микросхем SAMPA, формирует из них пакеты данных, которые отправляет к плате контроллера. В состав каждого пакета входит: номер микросхемы, номер канала, информация об амплитуде и временной метке сигналов, поступающих от микросхем SAMPA.

Структурная схема СИМС концентратора данных показана на рис. 1. В ее состав входят:

Рис. 1.

Структура микросхемы.

1) интерфейсы стандарта SLVS для приема данных от 2-х микросхем SAMPA;

2) цифровые блоки, которые осуществляют концентрирование и формирование пакетов данных на частоте 2.56 ГГц;

3) интерфейсы CML для двухстороннего обмена данными с платой контроллера;

4) блоки ФАПЧ и автоматической подстройки тактового сигнала и данных (в англ. clock data recovery (CDR)) для генерации тактового сигнала.

Данные от микросхем SAMPA поступают на 8 входных каналов, каждый из которых состоит из блока подстройки фазы и блока приемника пакетов.

Блок подстройки фазы осуществляет фазовую подстройку входного сигнала к сигналу тактирования СИМ С. Блок имеет 2 режима выбора фазового сдвига – конфигурируемый и автоматический.

Синхронизированный поток бит поступает на блок приемника пакетов, который осуществляет анализ поступающих данных – выделяет заголовок пакета размером 50 бит, и сравнивает с известными шаблонами пакетов микросхем SAMPA. В случае совпадения с шаблоном выполняется проверка и исправление ошибок заголовка посредством декодирования кода Хэмминга. Проверенный и исправленный заголовок передается на блок формирователя пакетов, а приемник пакетов переходит в состояние приема блока данных пакета от SAMPA.

Формирователь пакетов формирует выходные пакеты и передает в один или два выходных канала. При одноканальном режиме пакеты передаются только по первому выходному каналу. Данный режим имеет приоритет и является основным. Двухканальный режим активируется при перегрузке первого канала при передаче данных в одноканальном режиме. Пакеты ответов на команды процессора команд передаются только по первому каналу.

Выходной канал состоит из блоков цифрового передатчика, сериалайзера, мультиплексора и передатчика стандарта CML (в англ. current mode logic). Цифровой передатчик осуществляет кодирование 8b/10b передаваемых данных. Если данные отсутствуют, блок генерирует передачу команд синхронизации. Также блок цифрового передатчика формирует последовательности восьмибитных данных для блока сериалайзера. Мультиплексоры имеют по два входа – от сериалайзеров и приемника CML. Для отладки и проверки нагрузочной способности блоков CML реализована петля приемник – мультиплексор – передатчик.

Блок процессора команд обрабатывает командную часть поступившего пакета данных. Данные командной части анализируются, исполняется записанная в них команда и формируется пакет ответа, который поступает в тот интерфейс, из которого поступила команда. В состав командной части пакета ответа входит информация о готовности платы контроллера к приему пакетов данных с выходных каналов, команды для генерации триггерных, тактовых и сигналов сброса микросхем SAMPA. В зависимости от полученных команд выполняется настройка и управление обменом данными с микросхемами SAMPA посредством интерфейса I²C.

Управление СИМС осуществляется через интерфейсы: медленный SPI и высокоскоростной CML.

Высокоскоростной интерфейс состоит из блоков приемника CML, автоматической подстройки тактового сигнала и данных, десериалайзера и цифрового приемника. Команды от платы удаленного контроллера поступают на вход приемника CML на частоте 2.56 ГГц. Из полученных данных восстанавливаются данные, синхронизированные с тактовым сигналом, генерируемым ФАПЧ. Восстановленные данные поступают на блок десериалайзера, который конвертирует их в восьмибитный параллельный код на частоте 320 МГц и передает в блок цифрового приемника. Блок цифрового приемника распознает пакеты команд и символы синхронизации. Пакеты команд передаются в блок обработки команд. Флаги потери синхронизации в канале или приема синхронизирующих символов, передаются в блок логики синхронизации.

SPI интерфейс выполняет прием пакетов управления и передачу пакетов ответа на скорости 80 Мбит/с. Интерфейс является вспомогательным и может использоваться в качестве альтернативного способа управления работой СИМС вместо быстродействующего интерфейса CML. Пакеты управления от интерфейса SPI передаются в блок обработчика команд, формирующего пакеты ответа. Пакеты ответа передаются через интерфейс SPI на плату контроллера.

Блок логики синхронизации отвечает за захват и отслеживание синхронизации входного потока бит по CML интерфейсу. В случае потери синхронизации блок переходит к процедуре установления синхронизации. Статус синхронизации передается в блок обработки команд в качестве разрешающего сигнала для его работы.

3. СИНХРОНИЗАЦИЯ И ПРОТОКОЛ ОБМЕНА ДАННЫХ

После включения СИМС осуществляется синхронизация микросхемы с одной стороны с платой контроллера управления считыванием, а с другой стороны – с микросхемами SAMPA. От микросхем SAMPA принимаются 3 вида пакетов: данных, триггерного сигнала и синхронизации [4].

Управление и настройка микросхем SAMPA осуществляется через интерфейс стандарта I²C. Ведущий – СИМС концентратора данных – формирует запрос, на который следует ответ ведомого – одной или двух микросхем SAMPA. Пакеты запросов для ведущего I²C и считывание полученных им пакетов ответов, осуществляется блоком процессор команд, который получает данные от интерфейсов SPI либо CML. Оба типа пакетов имеют длину 80 бит. Пакет-запрос содержит код команды и блок данных. Пакет-ответ содержит код команды с флагом готовности чтения данных от I2C интерфейса и блок данных. Данные пакета-ответа передается на плату контроллера через интерфейс SPI. Формат пакетов запроса и ответа представлен на рис. 2.

Рис. 2.

Формат пакетов запроса и ответа.

Протокол передачи данных по интерфейсу стандарта CML представлен на рис. 3.

Рис. 3.

Протокол передачи данных формата CML.

CML интерфейс осуществляет прием и передачу данных с использованием 10-битных символов стандарта 8b/10b [6]: K28.1 – символ начала синхронизации высокоскоростного интерфейса, K28.3 – символ завершения синхронизации высокоскоростного интерфейса, K28.4 – символ-признак потери синхронизации, K28.5 – синхро-символ заполнения канала.

Передаче данных предшествует процедура синхронизации. После сброса микросхемы концентратора или в случае потери синхронизации СИМС начинает передавать символы K28.4. Процедура синхронизации с платой контроллера начинается с передачи символа K28.1, поступающих на вход CML приемника. После безошибочного принятия 4 подряд символов K28.1, микросхема концентратора транслирует символы K28.1, переходя в режим подтверждения синхронизации (стадия 1). После приема и распознавания как минимум 2-х символов K28.1 плата контроллера отправляет символы K28.3 на вход приемника CML (стадия 2). Приняв и распознав как минимум 1 символ K28.3 – СИМС начинает процедуру окончания синхронизации, передавая символы K28.3 на выходах обоих CML передатчиков (стадия 3). Плата контроллера, получив символ K28.3 с обоих каналов (для двухканального режима), переходит в режим ожидания с передачей символов К28.5 или передает пакеты команд (стадия 4). СИМС концентратора данных перестав получать символы K28.3 переходит в режим ожидания или в режим передачи данных контроллеру (стадия 5).

Формат пакетов данных CML до кодирования 8b/10b представлен на рис. 4. Входящие пакеты начинаются с маркера за которым следует тело запроса. Формат тела входящего пакета совпадает с запросом, представленным на рис. 2.

Рис. 4.

Формат пакетов CML приемника и передатчика MARK – маркерный пакет. HEAD – заголовок пакета DATA – пакет с данными, Request – 10 байт SPI запрос (команда и данные).

Исходящие пакеты начинаются с маркера, после которого идет заголовок пакета и тело пакета. Заголовок CML Tx packet содержит тип пакета (данные или ответ на команду), флаг готовности данных I²C для чтения, номер СИМС и номер канала микросхемы SAMPA. Тело пакета с данными содержит 10 байт данных, транслируемых от SAMPA. Содержание тела пакета ответа на команду совпадает с представленным на рис. 2.

5. ОСНОВНЫЕ ХАРАКТЕРИСТИКИ СПРОЕКТИРОВАННОЙ МИКРОСХЕМЫ

СИМС концентратора данных спроектирована и изготовлена по КМОП технологическому процессу с проектной нормой 65 нм компании TSMC (Тайвань). Ее топология представлена на рис. 5. Основные характеристики СИМС приведены в табл. 1. При разработке топологии СИМС использованы опции тройного кармана, 9 слоев металла для межэлементной и межблочной трассировки, включая ультра толстый верхний, MIM конденсаторы, относительно высокоомные не силицидные резисторы и транзисторы с различными пороговыми напряжениями. Напряжение питания ядра СИМС – 1.2 В. Блоки ввода-вывода имеют питание – 2.5 В.

Рис. 5.

Топология СИМС.

Упаковка СИМС выполнена в корпуса типа CPGA120 с использованием проволочной разварки длиной не более 3 мм. Использование данного корпуса позволяет подключить плату СИМС к плате контроллера сбора данных с помощью электрических кабелей типа AWG 36 длиной до 1 м и обеспечить скорость передачи данных до 2.56 Гбит/с.

Для СИМС разработано тестовое окружение, основанное на модели цифровой части микросхемы SAMPA, которое генерирует поток входных данных для СИМС. Поток данных с выходов интерфейсов CML сравнивается с потоком входных данных, по результатам которого делается вывод о работоспособности СИМС. В данном окружении проведено моделирование СИМС с подключением задержек, экстрактированных из топологии. Моделирование подтвердило функциональность СИМС, ее блоков, и изложенного выше протокола обмена данными.

Для обеспечения работоспособности СИМС в радиационном окружении при проектировании использованы следующие известные подходы:

1) При разработке СИМС использовалась технология 65 нм компании TSMC (Тайвань). Данная технология популярна среди разработчиков радиационно-стойких СИМС и на сегодняшний день является стандартом де-факто в ЦЕРН [6–10].

2) Для увеличения радиационной стойкости по общей поглощенной дозе использованы топологические методы, снижающие ток утечки N-канальных транзисторов. Кроме того, на базе стандартных транзисторов входящих в состав библиотек компании TSMC разработаны параметризованные модели КМОП N-канальных транзисторов с кольцевыми затворами (ELT-транзисторы). В основу расчета их геометрии была заложена модель, предложенная Anelli [11] и Giraldo [12 ] .

3) Для обеспечения дополнительной защиты от сбоев из-за одиночных частиц и уменьшения токов утечки аналоговые блоки в процессе топологического проектирования окружены защитными кольцами, подключенными к постоянным потенциалам.

4) Для уменьшения тока утечки между транзисторами одного типа проводимости использованы дополнительные защитные кольца, подключенные к различным потенциалам.

5) Попадание частиц в кремниевую подложку приводит к образованию треков заряженных частиц и локальному всплеску заряда. Образование заряда в высокоомной точке схемы, может привести к функциональному сбою, поскольку на его рассасывание требуется длительное время [8]. Для исключения данного эффекта сокращено количество высокоомных точек. К остальным точкам подключены сглаживающие пульсации RC-фильтры низких частот.

6) Дополнительная радиационная защита обеспечена за счет выбора оптимальных длин каналов КМОП-транзисторов, отличных от минимальных [9], подключением охранных колец [10, 11] и использованием технологических слоев глубокого N-кармана (deep N-well).

ЗАКЛЮЧЕНИЕ

Время-проекционная камера (TPC) эксперимента MPD имеет высокую гранулярность детекторов и, как следствие, необходимость обработки больших потоков данных. Это потребовало разработки интегральной считывающей электроники, обеспечивающей функции двустороннего приема-передачи данных и сигналов управления и отличающейся малой потребляемой мощностью и достаточной радиационной стойкостью.

Представленный проект разработанной прототипной специализированной микросхемы (СИМС) концентратора данных предназначен для сбора данных, поступающих от двух детекторных микросхем SAMPA. СИМС обеспечивает проверку данных с использованием помехоустойчивого кодирования, формирует и передает пакеты на скорости 2.56 Гбит/с по двум электрическим кабелям типа AWG 36 длиной 1 м к плате контроллера.

СИМС спроектирована и изготовлена по КМОП технологическому процессу 65 нм компании TSMC (Тайвань). При проектировании учитывались ожидаемые радиационные условия, в которых будет работать время проекционная-камера. В частности, ожидаемый флюенс заряженных частиц составляет порядка 2 × 10¹¹ частиц/см² в течение 10 лет.

Исследование выполнено при финансовой поддержке Российского фонда фундаментальных исследований (проект № 18-02-40093).